Japanese Patent Laying Open Gazette No. 61-27674: "SEMICONDUCTOR MEMORY DEVICE"

This invention disclosed here relates to an improvement in method for arranging memory cells of static RAM. The memory cells have a v-shape or a reversed v-shape at the bottom, which are connected to one digit line, and so arranged that every two memory cell is shifted by the space of 1/2 of the memory cell width in the direction of the word line.

@日本国特許庁(JP)

40特許出願公開

母公開特許公報(A)

昭61-27674

@Int.Cl.4

識別記号

**@**特

庁内整理番号

母公開 昭和61年(1986)2月7日

H 01 L 27/10 G 11 C 11/40 6655-5F 7230-5B

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

顧 昭59-149927

❷出 顧 昭59(1984)7月17日

**79発明者 篠原** 

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

⑪出 顧 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

半導体記憶装置

#### 朔 相 曹

1.発男の名称

\*\*\*\*

(4) 名次元に配便されたメモリモルの配列を有し、該配列の第1の方向にディジット線を、該配列の第2の方向にワード線を有する半導体配便装置において、上配各メモリセルはそのワード線の方向の下辺又は上辺がV字形又は逆V字形をしており、同一のディジット線に接続されるメモリセルが1メモリセルをに上記第2の方向に該方向のメモリセル個の2分の1だけずれて配置されてい

ることを特徴とする半導体配位装置。

は、上記メモリセルはもつのMIS形トランジスタを含み、上記ワード線が第1と第2のMIS形トランジスタのゲートを形成し、上記ディジット線が第1と第2のMIS形トランジスタのドレインと接続され、第1のMIS形トランジスタのドレインと第3のMIS形トランジスタのゲートとが接続

され、第2のMIS形トランジスタのソースと第4のMIS形トランジスタのドレインと第3のMIS形トランジスタのドレインと第3のMIS形トランジスタのソースと第3のMIS形トランジスタのドレインとの接続が抜ソースおよびドレインを形成する平準体基板表面の話性 領域以外の準電腦を経由して行われていることを特徴とする特許請求の範囲第1項記載の半導体記憶機関

3.発明の詳細な説明

(発明の技術分野)

この発明は、半導体配は装置に関し、特にスタチックRAMのメモリセル配列方法の改良に関するものである。

(従来技術)

第1図は一般的なスタチックRAMのメモリセルの国路図を示すものである。図において、T!。
T2はワードは1モゲート入力とし、メモリセルとディジットは2を接続するアクセストランジスタ(第1、第2のMIS形トランジスタ)、T3。

分開幣61-27674(2)

T4はドレインとゲートを互いに交差線核したインパータトランジスタ (第8, 第4のMIS形トランジスタ)、R1、R2はトランジスタT8、T4に対しデータ保持電波を供給するため 抵抗である。

この世来の半郷体記憶装置のメモリセルパターンとの世来の半郷体記憶装置の、第3回に示すり、第3回に示すり、第3回に示すりを発して、第3回に示すり、また、変称をはない。 MISSをたったのでは、MISSをたったのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをないのでは、MISSをは、MI

を選して第2 ポリシリコン 6 を介して挽続されている。

類 2 スルーホール 8 の数は 1 ビット 8 たり 3 個 あり、トランジスタ T 2 , T 4 のソース およびドレインとトランジスタ T 3 のゲートと抵抗 R 2 と を接続するもの 8 c、トランジスタ T 1 のソース とトランジスタ T 4 のゲートと抵抗 R 1 とを接続するもの 8 b、トランジスタ T 3 のドレインとトランジスタ T 4 のゲートとを接続するもの 8 a が ある。

ここでトランジスタT1のソース(第6 図中の 6 下の 4)とトランジスタT3のドレイン(第6 図中の 6 ェ下の 4)とは話性領域 4 によう接続せずに、 活性領域 4 上の絶縁層上に形成される他の 準電層 (第6 図中の 5)と第2 スルーホール 8 a。 8 b 内に形成された第2 ボリシリコン 6 a。 6 とを用いて接続されている。この第2 図の例でト である第1 ボリシリコン 5 モ用いて 6 が、第2 ボリシリコンモ用いて 後続してもよい。

第6 図に、上記接続を示す断面図を示す。図において、11 はその中にトランジスタT1のゲート1が形成されている絶縁層、12 はその上に第1 ポリシリコン 5 が形成されている絶縁層、13 はその中にトランジスタT3のゲート 5 が形成されている絶縁層、14・15 は分離領域、16 は第1 ポリシリコン 5 上に形成された絶縁層である。なお同図中のXY2 は第2 図中のXY2 にそれぞれ対応している。

そして乳2回の下端部分を見るとわかるように、この従来のメモリセル3では、上記乳2スルーホール8 a は第2スルーホール8 a は第2回のメモリセル3の下方に位置するため、これに関連する括性領域4 a と第2ポリシリコン6 a を、メモリセル3の底辺近くに位置する接地配額としての哲性領域4 b 及び電源配線としての第2ポリシリコン6 b と、分離するための総方向の隔たりが必要である。

従来の半導体配性装置は、第3図のようにメモ リセルの底辺同志が対面し、同一ディジット線 2 に接続されるメモリセルが一直線になるよう、メモリセルが配置されている。このため、第2回で示したメモリセル3の左下端部分と右下端部分とはパターンが難であるにもかかわらず、上記3番目の第2スルーホール8aのある中央下端部分によってメモリセルの底辺位置が決定されていた。したがって、メモリセルの譲す法(a1)が大きくなる欠点があった。

## (会明の概要)

この発明は上記のような従来のものの欠点を除去するためになされたもので、メモリセルの底辺形状をV字形または逆V字形とし、同一のディジット線に接続される様メモリセルを、2メモリセル毎にワード線方向に除方向のメモリセル幅の1/2だけずれて配置することにより、より小さなチップサイズを育する半導体記憶装置を提供することを目的としている。

## 〔発男の実施例〕

以下、この発明の一実施例を図について説明す

-

る。据4回は本発明の一実施例による半導体記律 装置のメモリセルのパターンを示す。

第4 図において、第1 図ないし第3 図と同一件 号は関一のものを示し、本実施例のメモリセルバ ターンは上輪部と中央部は第2 図のものと同じで あるが、バターンに余裕 ある左下輪部と右下輪 都とが削除され、V字形の底辺をしている。この 結果、実効的な縦寸法。2 は従来のもの a 1 より 1 0 米程度小さくなっている。

第5 圏は第4 関で示したメモリセルの配置を示した関である。上辺および側辺におけるメモリセル相互の位置関係は第3 圏で示したものと同じであるが、底辺が V 字形をしているために、底辺における位置関係は 2 分の 1 メモリセルは、一直線上に並ばず、2 メモリセル伝に各セル様寸法の 2 分の 1 だけずれている。

このように、本実施例では、メモリセルの配置 を各セル検寸法の2分の1だけずらしたジグザグ 特別昭61-27674(3) で、V字祭序辺を持つイチリナルを

配置としたので、V字形底辺を持つメモリセルを 効果的に、かつ高密度に配置することができる。

この配置方法ではメモリセル配列の左右の辺に 四凸10.11が生じるために会分な面積を必要 とするが、縦寸法の縮小の効果はそれ以上に大き く、しかもこの効果はメモリ容量が増大して軽方 向のメモリセル 数が増大する程大きくなる。

## (発明の効果)

以上のようにこの発明によれば、メモリセルを その底辺形状がV字状または逆V字状となるよう


に構成し、かつ同一ビット線に接続されるはメモリセルを、2メモリセルをに鎮ビット線と整直な方向に2分の1メモリセルだけずらして配置するようにしたので、ビット線方向の寸法の小さい、従ってチップサイズの小さい半導体配便装置が得られる効果がある。

# 4. 図面の簡単な説明


第1 図は従来の半導体記憶装置におけるメモリセルの回路図、第2 図は第1 図のメモリセルの配置方 クーン図、第3 図は第2 図のメモリセルの配置方 技を示す図、第4 図はこの発明の一変施例による 半導体記憶装置におけるメモリセルのパターン図、 第5 図は上記メモリセルの配置方法を示す図、第 6 図は第2 図のエーソー#練断面図である。


1 … ワード線、2 … ディジット線、3 … メモリセル、4 … 活性領域、5 … 第 1 ポリシリコン (導電圧)、6 … 第 2 ポリシリコン、7 … 第 1 スルーホール、8 … 第 2 スルーホール、T 1 ~ T 4 … 第 1 ないし野 4 の M I S 形トランジスタ、R 1 . R 2 … 抵抗。

第 1 図











第 4 図



悠 5 阿



**\* 6 包** 

